ADC_3112 - Numériseur FMC, 4 voies, 12-Bit, 2Géch/Sec

Fonctionnalités principales

  • 4 canaux 12 bits / 900 (1000) Méch/Sec ADC ou 2 canaux 12 bits / 1800 (2000) Méch/Sec ADC
  • Entrées DC différentielles de 100 Ohm avec préamplificateur> 1 GHz
  • Simple largeur FMC VITA 57.1-2008
    • Connecteur HPC 400 broches
    • Dix (10) connecteurs de panneau avant type SSMC
    • 12 [W] consommation d’énergie typique
  • Basé sur la dernière génération d’ADC de TI
    • ADS5409 double 12 bits / 900 Msps
    • Fonctionne jusqu’à 1000Méch/Sec
    • Gigue d’ouverture <100 [fs] rms
    • Bande passante d’entrée (-3 dB)> 1,2 GHz
  • Entrelacement jusqu’à 1800 Mps
  • Distribution d’arborescence d’horloge programmable haut de gamme
    • TI LMK04803 (double PLL)
    • Oscillateur à ultra-faible bruit embarqué (VCXO / XCO)
    • Référence d’horloge SSMC externe
  • Retard d’horloge ADC programmable avec une résolution <100 [fs]
  • Fonction de déclenchement analogique programmable
    • 250 [ps] précision de marquage temporel permettant un échantillonnage de temps équivalent jusqu’à 4 Géch/sec
  • XILINX Virtex 6/7 FPGA VHDL Design Kit
  • Bibliothèque de logiciels LINUX
Effacer
Demande de prix Fiche produit

L’ADC_3112 est un module FMC VITA57.1 doté d’ADC haute vitesse 12 bits / 900 (1000) Méch/Sec basse consommation basée sur la dernière génération d’ADC de TI, l’ADS5409. Grâce au support d’entrelacement intégré et à la programmation d’horloge individuelle, deux canaux ADC peuvent être utilisés sur le même canal d’entrée, fournissant un taux d’échantillonnage de 12 bits / 1800 (2000) Géch/Sec.

Les quatre (4) entrées analogiques sont implémentées à travers deux (2) connecteurs haute fréquence SSMC configurables comme différentiel couplé DC ou référencé masse. L’étage de préamplificateur haute vitesse (> 1 GHz), basé sur le dispositif LT6409, fournit des signaux analogiques aux dispositifs ADS5409 et à la fonction de déclenchement analogique.
Le système d’horloge embarquée est implémenté avec un contrôleur LMK04803B entièrement programmable et à haute précision. La source de référence d’horloge est sélectionnable soit à partir de l’entrée SSK CLKREF du panneau avant, soit à partir du bruit de phase ultra-faible embarqué XCO/VCXO, soit à partir du signal LVDS VITA57.1 « CLK0_C2M ».
Pour prendre en charge l’entrelacement de deux dispositifs, et pour fournir une fréquence d’échantillonnage double (1800/2000 Méch/Sec), un retard d’horloge programmable avec une résolution de sous-picoseconde est introduit dans les chemins d’horloge ADC

ADC_3112-A0 - Dual ADS5409 avec XCO 250 MHz intégré

Numériseur

ADC_3112-A1 - Dual ADS5409 avec VXCO 100 MHz intégré

Numériseur

FDK_3112 - Kit de développement FPGA VHDL

Numériseur

ADC_3112Numériseur FMC, 4 voies, 12-Bit, 2Géch/Sec
ADC-3112-A0Dual ADS5409 avec XCO 250 MHz intégré
ADC-3112-A1Dual ADS5409 avec VXCO 100 MHz intégré
FDK_3112Kit de développement FPGA VHDL

f0df4798b21228f2399c91f7b65ceea6RRRRRRRRRRRRRRRRRR